B．示波器测试开关MOS的源极（Is）的电流：
CH1：IC－DRV（驱动）CH2：VDS CH4：Is（测试源极S）
我们要了解FLY电源的特性就需要了解我测试图中的1，2，3处的电流特性对我们的可靠性及EMI设计都有帮助；
FLY反激电源实测Ids电流时前端都有一个尖峰（测试图中的1处），这个尖峰到底是什么原因引起的？怎么来消除或者改善？
我们都知道这个尖峰是开关MOS开通的时候出现的，根据FLY回路，Ids电流环为Vbus（C1）经变压器原边、然后经过开关MOS再到Vbus（C1）形成回路。根据初级线圈电感特性，其电流不能突变，MOS开通时呈线性上升，但由于原边线圈匝间存在的分布电容（如下图中CP），在开启瞬间，使Vbus（C1）经分布电容CP到MOS有一高频通路，所以形成一个时间很短的尖峰。
我们知道此尖峰电流是变压器的初级电感的分布参数引起，因此可以从变压器的初级绕组来进行分析，改变这个电容CP的大小就可以改变这个尖峰电流；最直接的是加大间隙来减少耦合，如果绕组只有单层也可以减少耦合；但对于低功率的应用是没法实现的；实际上我们方法就是采用经典的三明治绕法。当然如果对FLY电源的成本没有太高的要求：
比如变压器尽量选用Ae值大的（增大变压器的选用型号），使设计时绕组圈数变少减少层数，从而使层间电容变小。也可减少线与线之间的接触面，达到减少分布电容的目的。
注意：三明治绕法是把原边绕组分开对此尖峰就有改善，还能减少漏感。当然，无论怎样都不能完全避免分布电容的存在，所以这个尖峰是不能完全消除的。并且这个尖峰高产生的振荡，对EMI不利，实际工作影响倒不大。但如果太高可能会引起芯片过流检测的误触发。
因此所以的FLY－开关电源IC内部都会加一个200nS－500nS的前沿消隐时间来防止误触发，就是我们常见的开关电源IC的LEB功能。
在开关MOS关断时，Is电流波形上有个凹陷（如下图3的位置）理论依据是什么？怎么改善？
从上图可以看到；Is 是不等于Id的，Is ＝ Id＋Igs（Igs在关断时是负电流，Cgs的放电（关断）电流如下图）。因此开关管的源极及其走线的电感需要引起重视！
因此可以看到Id比Is大，是由于IS叠加了一个反向电流，所以出现Is下降拐点。显然要改善这个电流凹陷需要从不同的开关MOS管型号及驱动关断电流来进行对比分析。不同的开关MOS及驱动的关断电阻就会有不同的凹点，这也和EMI的设计有关系！
我们用示波器测试开关MOS管Id的电流波形（如图2处），开关MOS管关断时Id的电流为何会出现负电流？如下图
注意MOS关断时：漏感能量流出给Coss充到高点（FLY漏感的能量不能传递到次级，此时漏感会与开关MOS的结电容形成谐振），即Vds到达反射尖峰的顶点上。到最高点后Lk相位翻转，Coss反向放电，这时电流流出，也就是Id负电流部份的产生（如果在开关MOS的DS间我们有并联的C4时：优化EMI－此Id的负电流会增大）。此负电流会增加开关MOS的发热！因此在电源和EMI的优化和可靠性的设计上，我们要达到一个平衡点！任何的设计要从实际的需求出发；阿杜老师的理论是：产品可靠性第一位！再来最佳成本优化EMI的设计！！
EMI实践分析及成本最佳化思路的主体内容如下：
A．确认噪声源
B．了解噪声源的特性
C．确认噪声源的传递路径；
D．分析确认后成本最佳化设计；
从噪声的源头进行优化设计是我后期推荐大家的策略要点！如果源头达到平衡点后实施EMI辐射的基本思路：
是让辐射源不要流过这个等效的天线模型或者流过的等效的环路路径最短／等效的共模回路路径最小化！（阿杜老师的设计技巧）
更多设计应用实践及技术交流；请关注阿杜老师！
杜佐兵
电磁兼容（EMC）线上＆线下高级讲师
杜佐兵老师在电子行业从业近20年，是国家电工委员会高级注册EMC工程师，武汉大学光电工程学院、光电子半导体激光技术专家。目前专注于电子产品的电磁兼容设计、开关电源及LED背光驱动设计。
2019年在电源网研讨会和大家一起进行交流！
如果对我以下的课程（课题）感兴趣，欢迎邀约和大家分享！
任何的EMC及电子电路的可靠性设计疑难杂症；先分析再设计才是高性价比的设计！
实际应用中电子产品的EMC涉及面比较广；我的系统理论及课程再对电子设计师遇到的实际问题 进行实战分析！先分析再设计；实现性价比最优化原则！